Проектирование комбинационной схемы проверки четности 2-х байтовой посылки

Сконструировать комбинационную схему проверки на четность 2-х байтовой посылки. Схему выполнить в базисе ТТЛ, используя изоляцию V канавками.

Технологическая норма 2 мкм.

Необходимо сконструировать интегральный транзистор в соответствии конструкционно технологическим вариантом №8, электрические и топологические параметры транзистора приведены в таблице 1.1

Таблица № 1.1.

• Разработка логической схемы
• РАзработка технологического маршрута и режимов технологических операций
• Выбор легирующей примеси
• Выращивание эпитаксиального слоя кремния
• Расчет конструкционно-технологических ограничений
• Моделирование интегрального биполярного транзистора
• Определение ширины области пространственного заряда p-n - переходов
• Расчет барьерных емкостей p-n переходов
• Расчет параметров модели Гуммеля - Пуна

Еще статьи по теме

Проектирование делителя частоты цифровых сигналов с постоянным коэффициентом деления
Электроника представляет собой бурно развивающуюся отрасль науки и техники. Она изучает физические основы и практическое применение различных электронных приборов. Часто при использовании преобразовательных или измери ...

Передача импульсного сигнала через полосковую линию
В устройствах автоматики и цифровой техники для обработки управляющих сигналов используются прямоугольные импульсы. Учитывая тот факт, что практически любая электрическая цепь содержит реактивные элементы, параметры которых з ...