Проектирование комбинационной схемы проверки четности 2-х байтовой посылки

Сконструировать комбинационную схему проверки на четность 2-х байтовой посылки. Схему выполнить в базисе ТТЛ, используя изоляцию V канавками.

Технологическая норма 2 мкм.

Необходимо сконструировать интегральный транзистор в соответствии конструкционно технологическим вариантом №8, электрические и топологические параметры транзистора приведены в таблице 1.1

Таблица № 1.1.

• Разработка логической схемы
• РАзработка технологического маршрута и режимов технологических операций
• Выбор легирующей примеси
• Выращивание эпитаксиального слоя кремния
• Расчет конструкционно-технологических ограничений
• Моделирование интегрального биполярного транзистора
• Определение ширины области пространственного заряда p-n - переходов
• Расчет барьерных емкостей p-n переходов
• Расчет параметров модели Гуммеля - Пуна

Еще статьи по теме

Проект системы подчиненного управления электроприводом постоянного тока независимого возбуждения
Исходные данные приведены в таблице 1. Таблица1 - Исходные данные. J2/J1 C12 Δφ Регулятор скорости(РС) Регулятор положения(РП) 15 ...

Проблемы неисправности трансформаторов в результате старения изоляции
Проблема недостаточной электродинамической стойкости обмоток высоковольтных силовых трансформаторов при коротком замыкании (КЗ) остается на сегодняшний день достаточно актуальной. Накопленный опыт испытаний на ...