Проектирование комбинационной схемы проверки четности 2-х байтовой посылки

Сконструировать комбинационную схему проверки на четность 2-х байтовой посылки. Схему выполнить в базисе ТТЛ, используя изоляцию V канавками.

Технологическая норма 2 мкм.

Необходимо сконструировать интегральный транзистор в соответствии конструкционно технологическим вариантом №8, электрические и топологические параметры транзистора приведены в таблице 1.1

Таблица № 1.1.

• Разработка логической схемы
• РАзработка технологического маршрута и режимов технологических операций
• Выбор легирующей примеси
• Выращивание эпитаксиального слоя кремния
• Расчет конструкционно-технологических ограничений
• Моделирование интегрального биполярного транзистора
• Определение ширины области пространственного заряда p-n - переходов
• Расчет барьерных емкостей p-n переходов
• Расчет параметров модели Гуммеля - Пуна

Еще статьи по теме

Разработка системы самонастройки
В данном курсовом проекте мы рассмотрим, разработаны системы самонастройки. Станки, оснащенные системами самонастройки, по исходной программе обрабатывают только первую деталь. Эта деталь измеряется специальной измерител ...

Предоставление мультисервисных услуг в квартале Новое созвездие города Санкт-Петербурга
Современный мир не представляется без услуг передачи данных, телефонии и телевидения. Возрастающая конкуренция среди операторов связи на фоне роста российского рынка широкополосного доступа в Интернет, востребованность качес ...